C18LP - CMOS логика

Технология Silterra C18LP (низкопотребляющие КМОП 0,18 мкм) оптимизирована для снижения тока утечки, что делает ее идеальной платформой для устройств с питанием от батареи.

Технология поддерживает полный набор, проверенный в кремнии, библиотек стандартных ячеек, генератора памяти и библиотек площадок и СФ блоков (IP-ядер).

Ключевые особенности процесса C18LP

  • Один слой поликремния, до 6-ти слоев металлизации
  • Напряжения питания: ядро 1,8 В, площадки ввода/вывода 3,3 В
  • Малые токи утечки
  • Силицидированные кобальтом исток, сток и затвор
  • Изоляция мелкой канавкой
  • Алюминиевая металлизация с переходными окнами из вольфрама
  • Межслойный диэлектрик из фторосиликатного стекла
  • Конденсатор типа Металл-Диэлектрик-Металл (опционально)
  • Площадь ячейки SRAM памяти: 4,65 кв.мкм.

Physical Design Rules




Electrical Design Rules




Foundation IP




Более полную информацию о данной технологии Вы можете найти на сайте компании Silterra.